From aa4b7a63561e40a3453d1b0ce67822fb51b2ca52 Mon Sep 17 00:00:00 2001
From: dev <dev>
Date: Sat, 17 Oct 2026 15:38:55 +0000
Subject: [PATCH] feat: more features

---
 presentation.typ | 29 +++++++++++++----------------
 1 file changed, 13 insertions(+), 16 deletions(-)

diff --git a/presentation.typ b/presentation.typ
index a53d9e7..52bd075 100644
--- a/presentation.typ
+++ b/presentation.typ
@@ -259,14 +259,14 @@
 
 #slide(title: "Setup, Umriss & Platzieren")[
   #grid(
-    columns: (1.05fr, 1fr),
+    columns: (1.3fr, 1fr),
     gutter: 1.4em,
     [
-      - *Board-Setup* (Datei → Board-Setup): Netz-Klassen (Signal 0,25 mm, PWR 0,5–0,8 mm), Via-Klasse 0,6/0,3 mm, Abstandsregeln
+      - *Board-Setup*: Netz-Klassen (Signal 0,25 mm, PWR 0,5–0,8 mm), Via-Klasse 0,6/0,3 mm, Abstandsregeln
       - Platinenumriss auf *Edge.Cuts* zeichnen (z. B. 80 × 50 mm, Ecken runden)
-      - Platzieren nach *Signalfluss*: Connectoren & Befestigungen zuerst fixieren (sperren), dann ICs, dann Entkopplungs-Cs an die Versorgungspins
-      - *Zoom-Faktor nicht überschätzen*: auf dem Bildschirm sieht alles SO GROSS aus — \
-        in echt bekommst du es kaum noch gelötet. Luft & Abstände einplanen
+      - Platzieren nach *Signalfluss*: Connectoren & Befestigungen zuerst (sperren), dann ICs, dann Entkopplungs-Cs
+      - *Zoom nicht übertreiben*: auf dem Bildschirm sieht alles SO GROSS aus — \
+        in echt kaum noch lötbar
     ],
     shot("06-floorplan", [Pcbnew: Platinenumriss + platzierte Footprints mit sichtbarem Ratsnest (dünne weiße Verbindungen)]),
   )
@@ -274,15 +274,13 @@
 
 #slide(title: "Routen")[
   #grid(
-    columns: (1.05fr, 1fr),
+    columns: (1.3fr, 1fr),
     gutter: 1.4em,
     [
       - `X` routen — *kritische Signale zuerst*: Takt, PWM, Analog; kurze Wege, \
         wenige Vias
-      - `V` während des Routens: Via platzieren + Lagewechsel (Top ↔ Bottom, \
-        bei 4 Layern auch zu In1/In2)
-      - PWR-Leitungen breiter routen (Netz-Klasse); GND läuft über die \
-        Massefläche, nicht als Leiterbahn
+      - `V` während des Routens: Via platzieren + Lagewechsel
+      - PWR-Leitungen breiter routen (Netz-Klasse); GND läuft über die Massefläche
       - Raster: 1,27 / 0,635 mm (THT) bzw. 0,25 mm (SMD-Pitch)
     ],
     shot("07-routing", [Aktive Leiterbahn beim Routen; Lagen-Auswahl-Widget unten links auf „F.Cu“], tip: [Am besten live demo-fähig halten: gleiche Ansicht später auf dem Beamer]),
@@ -324,14 +322,13 @@
     columns: (1.3fr, 1fr),
     gutter: 1.4em,
     [
-      - *„Lohnen sich 2 Lagen heute noch?“ — eher nein*: der 4-Layer-Aufpreis \
-        ist überschaubar, meist geringer als der Ärger mit einem dicht \
-        gepackten 2-Layer
+      - *„Lohnen sich 2 Lagen heute noch?“ — eher nein*: der Aufpreis für \
+        4 Layer ist überschaubar, der Nutzen groß
       - *Referenzebene unter jedem Signal* → geschlossene Rückstromschleifen, \
         weniger Abstrahlung
-      - *Impedanzkontrolle* (USB, Ethernet, RF) über Kupferdicke & Dielektrikum
-      - *Versorgung als eigene Lage*: niedrige Impedanz, Signal-Routen bleiben frei
-      - 2 Lagen noch sinnvoll bei: Adapter-/Breakout-Boards und simpler Logik
+      - *Impedanzkontrolle* (USB, Ethernet, RF) & *Versorgung als eigene Lage* — \
+        niedrige Impedanz, Signale bleiben frei
+      - 2 Lagen: nur noch für Adapter-/Breakout-Boards & simple Schaltungen
     ],
     stack-4(),
   )